Сколько у i 8086 програмно доступных р

      Комментарии к записи Сколько у i 8086 програмно доступных р отключены

а) 8;

Сколько регьочереди команд I8086:

б) 6;

Регистр CX относится к группе:

б) арифметические регистры;

Регистр DX относится к группе:

б) арифметические регистры;

Какой из перечисленных регистров делится программно на две частиб) BX;

Какой из перечисленных регистров делится программно на две части в) CX;

Скольки разрядный регистр DS:б) 16;

Скольки разрядный регистр SS:б) 16;

Регистр SS относится к группе:

а) сегментные регистры;

Какой из перечисленных регистров называемся указателем стэка:в) SP;

Какой из перечисленных регистров называемся сегментом стэка:б) SS;

Какой из перечисленных регистров называемся регистром данных:а) DX;

Скольки разрядный регистр SP:б) 16;

Регистр BP относится к группе:

в) адресные регистры;

Регистр SI относится к группе:

в) адресные регистры;

Регистр DI относится к группе:

в) адресные регистры;

Регистр ES относится к группе:

а) сегментные регистры;

Какой из перечисленных регистров делится программно на две части:а) DX;

Какой из перечисленных регистров называется счетчиком и используется при выполнении циклов:в) СX;

Какой из перечисленных регистров называется сегментом данных:а) DS;

Какой из перечисленных регистров используется МП при работе со стэком:

в) SP;

Скольки разрядный регистр ES:б) 16;

Скольки разрядный регистр BP:б) 16;

Скольки разрядный регистр SI:б) 16;

Скольки разрядный регистр DI:б) 16;

Скольки разрядный регистр FL:б) 16;

Скольки разре машинное слово i8086:

б) 32;

Скольки разря шина адреса i8086: в) 20;

Какой объем памяти может адресовать микропроцессор i8086:а) 1 Мб;

Max размер сегмента памяти может быть:а) 64 Кбайт;

Скольки разр лог адреса у i8086:б) 16;

Скольки разр физ адрес у i8086:в) 20;

Max доп размер стэка у i8086: в) 64 Кбайт;

Какой из перечисленных регистров используется при работе со стэком:б) SS;

Слово, расп по четному адресу, считывается i8086 из памяти за:

а) одно обращение к памяти;

Max размер сегмента определяется:

г) разрядностью слова.

Какой из перечисленных регистров используется при работе со стэком:б) SP;

Что такое стэк:

г) это область памяти, специально выделенная для временного хранения параметров и программных данных, необходимых для информационной связи программ и процедур.

Слово, записанное в стэк последним, будет считано из стэка:

в) первым;

Сколько байт отведено в векторе прерываний для хранения информации для каждого типа прерывания:б) 4;

Слово, расположенное по нечетному адресу, МПi8086 из памяти за:

б) два обращения к памяти;

Физ адрес выч по след схеме:

г) базовый адрес сдвигается влево на 4 бита и складывается с 16 разрядным смещением.

Слово, записанное в стэк первым, будет считано из стэка:г) последним.

Программируемый контроллер прерываний предназначен для:

в) обработки прерываний на различных входах, выбора прерывания с максимальным приоритетом и передачи его запроса микропроцессору;

В векторе прерываний для каждого типа прерывания хранится:а) базовый адрес и смещение процедуры, предназначенной для обработки данного прерывания;

Скольки разрядный i80386:б) 32;

Скольки разр шина данных i80386:б) 32;

Скольки разр шина адреса у i80386:б) 32;

Сколько стадий у конвейера в i80386:б) 3;

Скольки разр регистр EAX i80386:б) 32;

Скольки разр регистр i80386:в) 32;

Кэш-память предназначена для:

а) повышения производительности микропроцессора за счет своего высокого быстродействия;

В каком МП впервые была применена внутренняя кэш-память:в) i80486;

Что происходит с производительностью МП при выполнении команды перехода:

в) падает;

В каком МП впервые внутри был встроен математ сопроцессорв) i80486;

Что делает блок упреждающей выборки у микропроцессор i80386:

а) считывает команды и заполняет очередь команд, обеспечивая непрерывную работу МП;

Что делает блок декодирования команд у микропроцессор i80386:

б) преобразует команду в формат, стандартный и понятный для исполнительного блока;

В какой блок входит АЛУ и арифметические регистры:б) исполнительный;

Скольки разр регистр ECX i80386:в) 32;

Скольки разр регистр EDX i80386:в) 32;

Скольки разррегистр i80386:в) 32;

Скольки разр регистр i80386:в) 32;

Какой из перечисленных видов записи находит применение в кэш-памяти:

в) сквозная;

Что делает микропроцессор i80486 при выполнении команды перехода:

б) в соответствии с селектором выбирает таблицу дескрипторов и берет из нее очередную команду;

Как вычисляется адрес операнда в защищенном режиме ):

б) в соответствии с селектором выбирается таблица дескрипторов, из которой берется адрес и суммируется со смещением, которое может быть преобразовано с учетом базовых и индексных регистров;

Скольки разр регистр ESI i80386:в) 32;

Скольки разр регистр i80386: в) 32;

Сколько уровней защиты используется в защищенном режиме :в) 4;

Какой из перечисленных видов записи находит применение в кэш-памяти:

в) обратная;

Какой из перечисленных видов записи обеспечивает наивысшую производ кэш-памяти при записи:в) обратная запись;

Скольки разрядная внешняя шина данных у МП Pentium:б) 64;

Скольки разрядная шина адреса у микропроцессора Pentium:г) 32.

Сколько конвейеров использовано у микропроцессора Pentium:в) 2;

Сколько стадий у конвейера микропроцессора Pentium:в) 5;

Сколько блоков кэш-памяти у микропроцессора Pentium:в) 2;

Какой размер блока кэш-памяти кода у микропроцессора Pentium:в) 8 Кбайт;

Какой размер блока кэш-памяти данных у МП Pentium:в) 8 Кбайт;

Какая основная задача блока прогнозирования ветвления:

в) определить команду, которая с очень высокой вероятностью будет выполнена после оператора перехода;

Сколько регистровых блоков у микропроцессора Pentium:в) 1;

Сколько «независимых» блоков у конвейера для вычислений с плавающей точкой у МП Pentium:а) 1;

При неправильном прогнозировании адреса перехода производительность вычислений (полезной работы): в) падает;

Что дает использование SIMD:

Хрен его

В каком МП впервые появилось два конвейера:в) Pentium;

Что происходит, если адрес перехода был предсказан не верно:

г) очищается вся очередь команд (буфер упреждающей выборки) и происходит его заполнение, начиная с адреса перехода.

Что означает SIMD:

хз

В каком МП впервые появился блок прогнозирования ветвления (блок предсказания переходов):а) Pentium

В каком МП впервые появилось динамическое выполнение команд:

в) Pentium-II;

В каком МП впервые появилась кэш-память 2-х уровней (L1 и L2):

в) Pentium-II;

Динамическое выполнение команд – это:

б) выполнение независимых друг от друга команд в произвольном порядке;

Устройство диспетчирования и выполнения является:в) не упорядоченным;

Устройство выборки и декодирования является:а) упорядоченным;

Устройство диспетчирования и выполнения выбирает команды из:а) пула;

В каком МП впервые был зашит уникальный идентифик номер:в) Pentium-III;

В каком МП впервые была использована таблица псевдорегистров:б) Pentium-II;

Устройство отката является:

а) упорядоченным;

Устройств отката выбирает команды из:

а) пула, которые помечены как выполненные;

SSE — это:

в) набор инструкций SIMD для построения графических изображений;

В каком МП впервые появилась КЭШ трасса:г) Pentium-IV.

2-х ядерная архитектура (Hyper Threading), реализованная в одном МП, появилась МП:г) Pentium-IV.

Что относится к особенностям архитектуры IA-64:

б) оптимизация системы прерываний;

Блок предсказания переходов у Pentium-IV дает верный результат:

б) более чем 90%;

Что относится к особенностям архитектуры IA-64:

б) переупорядочивание и оптимизация команд во время компиляции;

Набор инструкций SSE2 был использован в МП:г) Pentium-IV.

В каком МП блок АЛУ работает на удвоенной частоте:г) Pentium-IV.

Что относится к особенностям архитектуры IA-64:

в) предварительная загрузка данных и проверка до их использования;

Что относится к особенностям архитектуры IA-64:

г) выполнение обеих веток ветвлений (условных переходов) с предварительной пометкой их компилятором.

Кэш-трасса предназначена для:

б) хранения инструкций в том порядке, в каком они исполняются;

Инструкции SSE2 – это :

в) набор команд, предназначенный для ускорения скорости обработки потоковых данных;

Какой из МП имеет физически 2-а ядра:

а) Intel Core 2 Duo;

Что позволяет повысить показатель «производительности на ватт»:

г) увеличение количества исполнительных блоков.

В МП K7 было использовано и дающее ему преимущество перед МП архитектуры P-6:

в) новая архитектура узла вычислений с плавающей точкой;

Сколько ядер у МП AMD K10:в) 4;

У какого из МП кэш-память 2-го уровня является общей для 2-х ядер:

а) Intel Core 2 Duo;

За счет чего в МП семейства Core значительно повышена скорость выполнения инструкций SSE:

в) увеличения разрядности соответствующих блоков до 128 бит;

Объединенный блок кэш-памяти второго уровня L2, являющийся общим для 2-х ядер МП дает преимущество за счет:

б) оптимального распределения объема памяти в зависимости от частоты обращения;

В каком из перечисленных МП используется механизм предварительной (опережающей) загрузки инструкций в кэш-память L1:б) Athlon XP;

В каком МП впервые применен термин «широкого» динамического исполнения:

а) Intel Core 2 Duo;

Использование объединенного блока кэш-памяти второго уровня L2, являющегося общим для 2-х ядер микропроцессора позволило:

г) повысить точность предсказания переходов.

В МП Athlon длина конвейера в сравнении с архитектуры P-6:а) меньше;

Что из перечисленного является системной шиной (интерфейсом):б) ISA;

Что из перечисленного является системной шиной для видео подсистемыб) AGP;

Скольки разрядной является системная шина ISA :б) 16;

Что из перечисленного является системной шиной (интерфейсом):а) PCI;

Что из перечисленного является системной шиной (интерфейсом):г) VL-bus.

В стандарте какой системной шины впервые прописано автоматическое конфигурирование устройств:б) PCI;

Что из перечисленного является системной шиной (интерфейсом):в) EISA;

Какое max количество устройств (адаптеров) можно подключить к системной шине VL-bus:а) 2;

Скольки разрядной является системная шина PCI:в) 32;

Гдее расположен микросхема «северного» моста :а) вверху;

Статьи к прочтению:

8086 Microprocessor Architecture — Bharat Acharya


Похожие статьи: